阻抗匹配
阻抗匹配意味著在傳輸能量時(shí)，負(fù)載阻抗必須等于傳輸線的特征阻抗。此時(shí)，傳輸中沒有反射，這表明所有能量都被負(fù)載吸收了。相反，在傳輸中存在能量損失。在高速PCB設(shè)計(jì)中，阻抗的匹配與信號(hào)質(zhì)量有關(guān)。什么時(shí)候需要對(duì)PCB走線進(jìn)行阻抗匹配？
它主要不是看頻率，而是要看信號(hào)邊緣的陡度，即信號(hào)的上升/下降時(shí)間。通常認(rèn)為，如果信號(hào)的上升/下降時(shí)間（以10％到90％表示）小于導(dǎo)線延遲的6倍，則它是高速信號(hào)，我們必須注意阻抗匹配的問題。導(dǎo)線延遲通常設(shè)置為150ps /英寸。
特性阻抗
在信號(hào)沿傳輸線傳播的過程中，如果傳輸線上到處都有一致的信號(hào)傳播速度，并且每單位長度的電容相同，則信號(hào)在傳播過程中始終會(huì)看到完全一致的瞬時(shí)阻抗。由于阻抗在整個(gè)傳輸線中保持恒定，因此我們使用一個(gè)特定的名稱來表示該特性或特定傳輸線的特性，并將其稱為傳輸線的特性阻抗。特性阻抗是指沿傳輸線看到信號(hào)時(shí)的瞬時(shí)阻抗值。特性阻抗與PCB導(dǎo)體所在的板層，PCB使用的材料（介電常數(shù)），走線寬度以及導(dǎo)體與平面之間的距離有關(guān)，與走線無關(guān)長度。可以使用軟件來計(jì)算特征阻抗。在高速PCB布線中，數(shù)字信號(hào)的走線阻抗通常設(shè)計(jì)為50歐姆，這是一個(gè)近似值。通常，同軸電纜的基帶為50歐姆，頻帶為75歐姆，雙絞線（差分）為100歐姆。常見的阻抗匹配方法
1.系列終端匹配
在信號(hào)源的阻抗低于傳輸線的特征阻抗的條件下，在信號(hào)源和傳輸線之間串聯(lián)電阻R，使得信號(hào)源的輸出阻抗與信號(hào)源的特征阻抗匹配。傳輸線，并抑制了負(fù)載反射的信號(hào)。發(fā)生第二次反射。匹配電阻選擇原理：匹配電阻值與驅(qū)動(dòng)器的輸出阻抗之和等于傳輸線的特征阻抗。普通CMOS和TTL驅(qū)動(dòng)器的輸出阻抗將隨信號(hào)電平而變化。因此，對(duì)于TTL或CMOS電路，不可能有一個(gè)非常正確的匹配電阻，只有折衷考慮。具有鏈形拓?fù)涞男盘?hào)網(wǎng)絡(luò)不適合串聯(lián)終端。所有負(fù)載必須連接到傳輸線的末端。
串聯(lián)匹配是最常用的終端匹配方法。它的優(yōu)點(diǎn)是功耗低，驅(qū)動(dòng)器沒有額外的直流負(fù)載，信號(hào)與地之間沒有額外的阻抗，并且僅需要一個(gè)電阻元件。
常見應(yīng)用：通用CMOS和TTL電路的阻抗匹配。 USB信號(hào)也以這種方式采樣以進(jìn)行阻抗匹配。
2.并聯(lián)端子配套
在信號(hào)源處的阻抗很小的情況下，可以通過增加并聯(lián)電阻以消除負(fù)載端的反射，使負(fù)載端的輸入阻抗與傳輸線的特性阻抗匹配。實(shí)現(xiàn)形式分為單電阻和雙電阻兩種形式。匹配電阻選擇原理：當(dāng)芯片的輸入阻抗很高時(shí)，對(duì)于單電阻類型，負(fù)載端的并聯(lián)電阻值必須等于或等于傳輸線的特性阻抗；對(duì)于雙電阻型，每個(gè)并聯(lián)電阻值是傳輸線特征阻抗的兩倍。
并聯(lián)端子匹配的優(yōu)點(diǎn)是簡單易行，明顯的缺點(diǎn)是會(huì)帶來直流功耗：單電阻方法的直流功耗與信號(hào)的占空比密切相關(guān)。雙電阻方法無論信號(hào)高還是低都具有直流功耗，但電流比單電阻方法小一半。
常見應(yīng)用：有許多具有高速信號(hào)的應(yīng)用。
（1）SSTL驅(qū)動(dòng)程序，例如DDR，DDR2。它采用單電阻形式，并與VTT（通常為IOVDD的一半）并聯(lián)。 DD R2數(shù)據(jù)信號(hào)的并聯(lián)匹配電阻內(nèi)置在芯片中。
（2）高速串行數(shù)據(jù)接口，例如TMDS。 它采用單電阻形式，并在接收設(shè)備處并聯(lián)連接到IOVDD。 單端阻抗為50歐姆（差分對(duì)之間為100歐姆）。
